Master Priority Rotation

High Priority PCI mode

При изучении этой опции может возникнуть вопрос: а при чем здесь арбитраж? А при том. Когда опция включена (Enabled), наивысший приоритет, а с ним и потенциально самую высокую производительность, получает первый слот на PCI-шине. Опция вводилась специально для установки в этот слот контроллеров с поддержкой стандарта IEEE 1394 (интерфейс FireWire).

Master Priority Rotation

Ротация приоритетов master-устройств. Аппаратная реализация данной функции позволяет контролировать доступ центрального процессора к PCI-шине и управлять им. Начнем с предлагаемых значений опции: 1 PCI, 2 PCI, 3 PCI.

1 PCI — процессор всегда гарантированно будет иметь доступ к PCI-шине после того, как текущее (т.е. занимающее в данный момент шину) master-устройство завершит полностью свои транзакции. Причем этот доступ будет получен независимо от количества других master-устройств на шине PCI, ожидающих своей очереди. Такой режим обеспечивает быстрый доступ процессора к PCI-шине, но ведет к замедлению работы на PCI-шине других устройств.

2 PCI — процессор гарантированно получит доступ к PCI-шине, но только после того, как полностью завершатся текущая и следующая PCI-транзакции. Причем этот доступ опять-таки будет получен независимо от числа оставшихся в очереди других master-устройств на PCI-шине. Такой режим понижает в ранге центральный процессор, но обеспечивает более быстрый доступ для устройств на PCI-шине.

3 PCI — процессор получит доступ к PCI-шине уже после того, как будут закончены текущая и две последующих PCI-транзакции. Впрочем, речь может идти вовсе не о трех master-устройствах. У одного из устройств может возникнуть потребность вновь выставить запрос на захват шины сразу же после окончания собственных циклов, в итоге, это устройство может встать в очередь третьим, а то и за самим собой. Для PCI-устройств такой режим наиболее привлекательный. Но тем не менее, процессор получит доступ к локальной шине после завершения трех циклов, опять-таки несмотря на возможно возросшую очередь.

Как могут решаться подобные задачи аппаратно? Возьмем, к примеру, ARBITRATION CONTROL REGISTER чипсета i430VX.

Бит 3 — CPU Priority Enable;

1 — CPU получает доступ к PCI-шине после двух PCI-циклов;

0 — CPU получает доступ к PCI-шине после трех PCI-циклов.